Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process

Po Yen Chiu*, Ming-Dou Ker, Fu Yi Tsai, Yeong Jar Chang

*此作品的通信作者

    研究成果: Conference contribution › 同行評審

    13 引文 斯高帕斯（Scopus）

    指紋

    深入研究「Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process」主題。共同形成了獨特的指紋。

    Keyphrases

    Engineering

    Material Science