跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Throughput optimization for latency-insensitive system with minimal queue insertion
Juinn-Dar Huang
*
, Yi Hang Chen, Ya Chien Ho
*
此作品的通信作者
研究成果
:
Conference contribution
›
同行評審
3
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Throughput optimization for latency-insensitive system with minimal queue insertion」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Back Pressure
25%
Critical Performance
25%
Deep Submicron Technology
25%
Fabrication Methods
25%
Global Interconnect
25%
Integer Linear Programming
25%
Interconnect Delay
50%
IP Core
25%
Large Systems
25%
Latency
25%
Latency-sensitive
100%
Multicycle Communication
25%
Optimization Techniques
25%
Performance Obstacles
25%
Queue Size
25%
System Throughput
25%
System-on-chip Design
25%
Throughput Optimization
100%
Computer Science
Experimental Result
50%
Integer-Linear Programming
50%
Interconnect Delay
100%
Optimization Technique
50%
System-on-Chip
50%