跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Parametric Faults in Computing-in-Memory Applications of a 4kb Read-Decoupled 8T SRAM Array in 40nm CMOS
Hao Chiao Hong
*
, Chien Hung Chen, Yu Wun Chen
*
此作品的通信作者
電機工程學系
研究成果
:
Conference contribution
›
同行評審
總覽
指紋
指紋
深入研究「Parametric Faults in Computing-in-Memory Applications of a 4kb Read-Decoupled 8T SRAM Array in 40nm CMOS」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
8T SRAM
100%
Parametric Faults
100%
SRAM Array
100%
40nm CMOS
100%
In-memory
100%
Read-decoupled
100%
Process Variation
50%
Bitline
50%
Multiply-accumulate
50%
Intrinsic Mechanism
50%
Spatial Distribution
25%
Measurement Results
25%
Output Current
25%
Artificial Neural Network
25%
Wordline
25%
Memory Cell
25%
Test Circuit
25%
Gain Error
25%
8T Cell
25%
Energy Efficiently
25%
Computer Science
Process Variation
100%
Bitline
100%
Application Memory
100%
Neural Network
50%
Wordline
50%
Memory Design
50%
Spatial Distribution
50%
Engineering
Process Variation
100%
Current Output
50%
Fundamental Assumption
50%
Test Circuit
50%
Spatial Distribution
50%
Artificial Neural Network
50%
Material Science
Electronic Circuit
100%