Novel diode structures and ESD protection circuits in a 1.8-V 0.15-μm partially-depleted SOI salicided CMOS process

Ming-Dou Ker*, K. K. Hung, H. T.H. Tang, S. C. Huang, S. S. Chen, M. C. Wang

*此作品的通信作者

    研究成果: Paper同行評審

    15 引文 斯高帕斯(Scopus)

    指紋

    深入研究「Novel diode structures and ESD protection circuits in a 1.8-V 0.15-μm partially-depleted SOI salicided CMOS process」主題。共同形成了獨特的指紋。

    Engineering & Materials Science