跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Latency-tolerant virtual cluster architecture for VLIW DSP
Pi Chen Hsiao
*
, Tay Jyi Lin,
Chih-Wei Liu
, Chein Wei Jen
*
此作品的通信作者
研究成果
:
Conference article
›
同行評審
總覽
指紋
指紋
深入研究「Latency-tolerant virtual cluster architecture for VLIW DSP」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
VLIW DSP
100%
Latency
100%
Cluster Architecture
100%
Virtual Cluster
100%
Programming Model
50%
Silicon Area
25%
Execution Time
25%
Number of Clusters
25%
Code Size
25%
Time-sharing
25%
Code Optimization
25%
Multi-cluster
25%
DSP Kernel
25%
Instructions Latency
25%
Extra-functional
25%
Code Execution
25%
Computer Science
Virtual Cluster
100%
Programming Model
50%
Execution Time
25%
Datapath
25%
Functional Unit
25%
Forwarding Path
25%
Code Optimization
25%