Investigation on ESD robustness of CMOS devices in a 1.8-V 0.15-μm partially-depleted SOI salicide CMOS technology
Ming-Dou Ker*, K. K. Hong, T. Y. Chen, H. Tang, S. C. Huang, S. S. Chen, C. T. Huang, M. C. Wang, Y. T. Loh
*此作品的通信作者
研究成果: Paper › 同行評審
1
引文
斯高帕斯(Scopus)