跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Instruction set extension exploration in multiple-issue architecture
I. Wei Wu
*
, Zhi Yuan Chen, Jyh-Jiun Shann, Chung-Ping Chung
*
此作品的通信作者
資訊工程學系
研究成果
:
Conference contribution
›
同行評審
8
引文 斯高帕斯（Scopus）
總覽
指紋
指紋
深入研究「Instruction set extension exploration in multiple-issue architecture」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Multiple Issues
100%
Instruction Set Extensions
100%
Performance Improvement
44%
Embedded Devices
11%
Instruction Scheduling
11%
Silicon Area
11%
Processor Architecture
11%
Area-efficient
11%
Embedded Processor
11%
Ant Colony Optimization
11%
Performance Areas
11%
Custom Instruction
11%
High Performance Computing
11%
Issue-width
11%
Packing Process
11%
Critical Path Identification
11%
List Scheduling
11%
Silicon Limit
11%
Exploration Algorithms
11%
Computer Science
Critical Path
100%
Performance Improvement
66%
Embedded Device
33%
Instruction Scheduling
33%
Embedded Processor
33%
Instruction Issue
33%
Ant Colony Optimization
33%
High-Performance Computing
33%
Processor Architecture
33%