跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
在 國立陽明交通大學研發優勢分析平台 搜尋內容
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
Gate-all-around poly-Si nanowire junctionless thin-film transistors with multiple channels
Chia Tsung Tso
, Tung Yu Liu
,
Jeng-Tzong Sheu
*
*
此作品的通信作者
生醫工程研究所
研究成果
:
Article
›
同行評審
3
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Gate-all-around poly-Si nanowire junctionless thin-film transistors with multiple channels」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Polysilicon
100%
Silicon Nanowires (SiNWs)
100%
Multi-channel
100%
Thin-film Transistors
100%
Gate-all-around
100%
Junction-less
100%
Electrical Performance
33%
Gate Length
33%
Low Voltage
33%
Grain Boundary
33%
Current Ratio
33%
ION-IOFF
33%
Grain Defects
33%
Drain Induced Barrier Lowering
33%
Nanowires
33%
Surface-to-volume Ratio
33%
Channel Structure
33%
Steep Subthreshold Swing
33%
Small Grains
33%
Voltage Conditions
33%
Engineering
Thin-Film Transistor
100%
Polysilicon
100%
Nanowire
100%
Electrical Performance
33%
Gate Length
33%
Current Ratio
33%
Volume Ratio
33%
Channel Structure
33%
Material Science
Silicon
100%
Nanowire
100%
Thin-Film Transistor
100%
Surface (Surface Science)
33%
Grain Boundary
33%
Chemical Engineering
Polysilicon
100%
Film
100%
Nanowire
100%