跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
ESD protection design with on-chip ESD bus and high-voltage-tolerant ESD clamp circuit for mixed-voltage I/O buffers
Ming-Dou Ker
*
, Wei Jen Chang
*
此作品的通信作者
研究成果
:
Article
›
同行評審
30
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「ESD protection design with on-chip ESD bus and high-voltage-tolerant ESD clamp circuit for mixed-voltage I/O buffers」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
On chip
100%
High Voltage Tolerant
100%
Electrostatic Discharge (ESD) Protection
100%
Protection Design
100%
Electrostatic Discharge
100%
Mixed-voltage
100%
Clamp Circuit
100%
Protection Scheme
44%
Gate Oxide Reliability
22%
CMOS Process
11%
P-type
11%
Low Voltage
11%
MOS Devices
11%
Reliability Issues
11%
Turn-on Speed
11%
Human Body Model
11%
Bias Conditions
11%
Machine Model
11%
Four Modes
11%
Body-machine
11%
Low Voltage Device
11%
Computer Science
Input/Output
100%
Protection Design
100%
Protection Scheme
100%
Experimental Result
25%
Engineering
Electrostatic Discharge
100%
Bus Voltage
100%
Protection Scheme
28%
Gate Oxide
14%
Experimental Result
7%
Human Body Model
7%
Reliability Issue
7%
Fast Turn
7%