跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
ESD protection design for CMOS integrated circuits with mixed-voltage I/O interfaces
Wei Jen Chang
*
,
Ming-Dou Ker
*
此作品的通信作者
研究成果
:
Conference contribution
›
同行評審
總覽
指紋
指紋
深入研究「ESD protection design for CMOS integrated circuits with mixed-voltage I/O interfaces」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Electrostatic Discharge (ESD) Protection
100%
Protection Design
100%
Electrostatic Discharge
100%
Mixed-voltage
100%
CMOS Integrated Circuits
100%
Power Rail
66%
Clamp Circuit
66%
Gate Oxide Reliability
33%
CMOS Process
16%
NMOS
16%
Low Voltage
16%
High Voltage Tolerant
16%
PMOS Device
16%
Reliability Issues
16%
Turn-on Speed
16%
Human Body Model
16%
Input Conditions
16%
Machine Model
16%
Protection Solutions
16%
Body-machine
16%
Engineering
Electrostatic Discharge
100%
CMOS Integrated Circuits
100%
Power Rail
44%
Gate Oxide
22%
Experimental Result
11%
Human Body Model
11%
Reliability Issue
11%
Input Condition
11%
Fast Turn
11%