ESD implantations in 0.18-μm salicided CMOS technology for on-chip ESD protection with layout consideration

Ming-Dou Ker*, C. H. Chuang

*此作品的通信作者

    研究成果: Paper同行評審

    22 引文 斯高帕斯(Scopus)

    指紋

    深入研究「ESD implantations in 0.18-μm salicided CMOS technology for on-chip ESD protection with layout consideration」主題。共同形成了獨特的指紋。

    Engineering & Materials Science