跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Design of memory sub-system with constant-rate bumping process for H.264/ AVC decoder
Chih Hung Li
*
,
Wen-Hsiao Peng
, Tihao Chiang
*
此作品的通信作者
資訊工程學系
研究成果
:
Article
›
同行評審
5
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Design of memory sub-system with constant-rate bumping process for H.264/ AVC decoder」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Decoder
100%
H.264 Encoder
100%
Memory Subsystem
100%
Memory Efficiency
50%
System Level
50%
Power Dissipation
50%
Pre-charge
50%
Modeling Techniques
50%
Output Rate
50%
Cost Efficiency
50%
Prediction Structure
50%
Block Size
50%
Granularity
50%
Motion Information
50%
Transaction Level Modeling
50%
Real-time Requirements
50%
Large Block Size
50%
Constant Output
50%
Engineering
Block Size
100%
Constant Rate
100%
Memory Subsystem
100%
Energy Dissipation
50%
Granularity
50%
Cost Efficiency
50%
Picture Buffer
50%
Computer Science
Memory Subsystem
100%
Time Requirement
50%
Power Efficiency
50%
Motion Information
50%
Transaction Level Modeling
50%
Granularity
50%
Cost Efficiency
50%
Computer Hardware
50%
Energy Dissipation
50%