Design of high-voltage-tolerant power-rail ESD clamp circuit in low-voltage CMOS processes

Ming-Dou Ker*, Chang Tzu Wang, Tien Hao Tang, Kuan Cheng Su

*此作品的通信作者

    研究成果: Conference contribution › 同行評審

    6 引文 斯高帕斯（Scopus）

    指紋

    深入研究「Design of high-voltage-tolerant power-rail ESD clamp circuit in low-voltage CMOS processes」主題。共同形成了獨特的指紋。

    Keyphrases

    Engineering