跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
Ming-Dou Ker
*
, Chang Tzu Wang
*
此作品的通信作者
研究成果
:
Article
›
同行評審
17
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
CMOS Process
100%
High Voltage Tolerant
100%
Electrostatic Discharge (ESD) Protection
100%
Protection Circuit
100%
Low Power CMOS
100%
Electrostatic Discharge
80%
Protection Design
40%
Mixed-voltage
40%
Clamping Device
40%
Detection Circuit
40%
Discharge State Detection
40%
On chip
20%
Design Concept
20%
Driving Capability
20%
Protection Efficiency
20%
Low Voltage Device
20%
Computer Science
Input/Output
100%
Protection Design
100%
Driving Capability
50%
Physics
Electrostatics
100%
Circuit Protection
100%
Engineering
Electrostatic Discharge
100%
Electrostatic Discharge Detection
28%
Design Concept
14%
Fits and Tolerances
14%
Material Science
Electronic Circuit
100%