Design of cost-efficient ESD clamp circuits for the power rails of CMOS ASIC's with substrate-triggering technique

Ming-Dou Ker*, Tung Yang Chen, Chung-Yu Wu

*此作品的通信作者

研究成果: Conference article同行評審

15 引文 斯高帕斯(Scopus)

指紋

深入研究「Design of cost-efficient ESD clamp circuits for the power rails of CMOS ASIC's with substrate-triggering technique」主題。共同形成了獨特的指紋。

Engineering & Materials Science