跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
CriAS: A performance-driven criticality-aware synthesis flow for on-chip multicycle communication architecture
Chia I. Chen
*
,
Juinn-Dar Huang
*
此作品的通信作者
研究成果
:
Conference contribution
›
同行評審
5
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「CriAS: A performance-driven criticality-aware synthesis flow for on-chip multicycle communication architecture」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Architectural Synthesis
33%
Communication Architecture
100%
Data Transfer
33%
Deep Submicron
33%
Distributed-register Architecture
33%
Global Datasets
33%
Multicycle Communication
100%
Omponent
33%
On chip
100%
Performance Improvement
33%
Performance-based
100%
Placer
33%
Synthesis Flow
100%
System Performance
33%
Umber
33%
Wire Delay
66%
Computer Science
Architectural Synthesis
33%
Architecture Register
66%
Communication Architecture
100%
Criticality
100%
Performance Improvement
33%
Placement Information
33%
Systems Performance
33%