跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
An universal VLSI architecture for bit-parallel computation in GF(2 m)
Chien Ching Lin
*
, Fuh Ke Chang,
Hsie-Chia Chang
,
Chen-Yi Lee
*
此作品的通信作者
研究成果
:
Paper
›
同行評審
7
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「An universal VLSI architecture for bit-parallel computation in GF(2 m)」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Parallel Computing
100%
Bit-parallel
100%
VLSI Architecture
100%
GF(2m)
100%
Gate Count
50%
Universal Architecture
50%
Clock Frequency
25%
Proposed Architecture
25%
VLSI Design
25%
Control Unit
25%
Design Requirements
25%
Multiple Classes
25%
Multiplier Technique
25%
Finite Field multiplier
25%
Arbitrary Field
25%
Regular Property
25%
Irreducible Polynomials
25%
Montgomery Modular multiplication
25%
Modular Properties
25%
Inverse Operation
25%
Computer Science
Very large-scale integration (VLSI) architecture
100%
Parallel Computation
100%
Design Requirement
50%
Control Unit
50%
Irreducible Polynomial
50%