跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
A cache hierarchy aware thread mapping methodology for GPGPUs
Bo-Cheng Lai
, Hsien Kai Kuo, Jing Yang Jou
研究成果
:
Article
›
同行評審
6
引文 斯高帕斯(Scopus)
總覽
指紋
指紋
深入研究「A cache hierarchy aware thread mapping methodology for GPGPUs」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Keyphrases
Mapping Method
100%
GPGPU
100%
Thread Mapping
100%
Hierarchy-aware
100%
Cache Hierarchy
100%
Shared Cache
60%
Caching
40%
Multicore Processors
40%
Cache Sharing
40%
Resource Contention
20%
Chip Area
20%
Data Reuse
20%
Number of Cores
20%
Architectural Model
20%
Programming Model
20%
Mapping Scheme
20%
Data Locality
20%
Mapping Approach
20%
Design philosophy
20%
Multilevel Hierarchy
20%
GPGPU Architecture
20%
Sharing Behavior
20%
Model Form
20%
Computer Science
Multicore
100%
Cache Hierarchy
100%
Programming Model
50%
Resource Contention
50%
Data Reuse
50%
Processing Core
50%
Architecture Model
50%
Data Locality
50%
Mapping Scheme
50%