每年專案
個人檔案
研究專長
混合信號積體電路設計、高頻電路設計、通訊系統
經歷
1999/04~1999/07 工業技術研究院約聘人員
1999/08~2002/07 國立中央大學電機工程學系助理教授
2002/08~迄今 國立交通大學電子工程學系/電子研究所教授
教育/學術資格
PhD, 電機工程, National Chiao Tung University
外部位置
指紋
查看啟用 Wei-Zen Chen 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 34 已完成
-
前瞻資料鏈結收發機-總計畫暨子計畫一：前瞻資料鏈結收發機之時脈產生與時序回復
Chen, W.-Z. (PI)
1/08/23 → 31/07/24
研究計畫: Other Government Ministry Institute
-
產學合作計畫-使用PAM-6 調變之高密度資料連結系統
Chen, W.-Z. (PI)
1/11/22 → 31/10/23
研究計畫: Other Government Ministry Institute
-
前瞻資料鏈結收發機-總計畫暨子計畫一：前瞻資料鏈結收發機之時脈產生與時序回復
Chen, W.-Z. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
-
-
Guest Editorial Introduction to the Special Section on the 2024 IEEE International Solid-State Circuits Conference (ISSCC)
Chen, W. Z., Calhoun, B. H., Yang, C. H., Sen, S. & Yang, J., 2025, 於: IEEE Journal of Solid-State Circuits. 60, 1, p. 5-8 4 p.研究成果: Editorial
-
A 10 GHz Dual-Loop PLL With Active Cycle-Jitter Correction Achieving 12dB Spur and 29% Jitter Reduction
Huang, Y. P., Lu, Y. S. & Chen, W. Z., 2024, 於: IEEE Open Journal of Circuits and Systems. 5, p. 291-301 11 p.研究成果: Article › 同行評審
開啟存取 -
An 80–84.8 GHz PLL with auto-tracking Miller divider for FMCW applications
Effendrik, P. & Chen, W. Z., 3月 2024, 於: Analog Integrated Circuits and Signal Processing. 118, 3, p. 523-537 15 p.研究成果: Article › 同行評審
開啟存取 -
A 103 fJ/b/dB, 10-26 Gb/s Receiver With a Dual Feedback Nested Loop CDR for Wide Bandwidth Jitter Tolerance Enhancement
Liu, Y. C., Chen, W. Z., Lee, Y. S., Chen, Y. H., Ming, S. & Lin, Y. H., 1 10月 2023, 於: IEEE Journal of Solid-State Circuits. 58, 10, p. 2801-2811 11 p.研究成果: Article › 同行評審
3 引文 斯高帕斯（Scopus） -
A 1.68-23.2-Gb/s Reference-Less Half-Rate Receiver With an ISI-Tolerant Unlimited Range Frequency Detector
Huang, Y. P., Chang, Y. W. & Chen, W. Z., 2022, 於: IEEE Solid-State Circuits Letters. 5, p. 186-189 4 p.研究成果: Article › 同行評審
1 引文 斯高帕斯（Scopus）