每年專案
個人檔案
研究專長
半導體元件物理、深次微米前段元件製程、奈米元件製作、薄膜電晶體、超薄絕緣層製備、半導體晶圓潔淨技術
經歷
1992/7-2001/8 國科會國家毫微米元件實驗室副研究員、研究員
1997-2001 國立清華大學工程與系統科學學系兼任副、合聘教授
2001/8-2002/1 國立交通大學電子物理副教授
2002/-2004 國家奈米元件實驗室副主任
2002/2- 迄今 國立交通大學電子物理教授
2009-2011 國立交通大學電子物理系主任
教育/學術資格
PhD, 電子工程, 國立陽明交通大學
外部位置
指紋
查看啟用 Tien-Sheng Chao 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 24 已完成
-
利用堆疊型閘極全環繞技術結合鉿基鐵電材料開發應用於以人工神經網路為基礎之邊緣運算低功耗元件
Chao, T.-S. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
利用堆疊型閘極全環繞技術結合鉿基鐵電材料開發應用於以人工神經網路為基礎之邊緣運算低功耗元件
Chao, T.-S. (PI)
1/08/21 → 31/07/22
研究計畫: Other Government Ministry Institute
-
大專校院推動創新創業教育計畫-大專校院創業實戰模擬學習平臺
Chao, T.-S. (PI)
10/05/21 → 9/07/21
研究計畫: Ministry of Education(Include School)
-
「110年度U-start創新創業計畫」-Posxact
Chao, T.-S. (PI)
1/05/21 → 31/10/21
研究計畫: Other Government Ministry Institute
-
本校執行重點產業高階人才培訓與就業計畫（109R010）媒合獎勵金
Chao, T.-S. (PI)
12/03/21 → 31/12/22
研究計畫: Other Government Ministry Institute
-
Triple-Level Cell FeRAM With Wake-Up Free HfO2/ZrO2 Superlattice Using Bilayer ALD Temperature Stacks
Huang, K. W., Lin, K. T., Chang, S. C., Wang, Y. Y. & Chao, T. S., 2026, 於: Ieee Electron Device Letters. 47, 2, p. 217-220 4 p.研究成果: Article › 同行評審
-
Enhanced Reliability and Wake-Up Free Behavior of HfO2/ZrO2 Superlattice FeRAM with Triple-Level Cell Using High- and Low-Temperature ALD Stacks
Huang, K. W., Lin, K. T., Wang, Y. Y. & Chao, T. S., 2025, 2025 Silicon Nanoelectronics Workshop, SNW 2025. Institute of Electrical and Electronics Engineers Inc., p. 42-43 2 p. (2025 Silicon Nanoelectronics Workshop, SNW 2025).研究成果: Conference contribution › 同行評審
-
HfO-ZrO Superlattice HZO Ultrathin Poly-Si Channel (3.5 nm) Junctionless FeTFTs Exhibiting Superior Endurance and Robust Retention
Hsieh, D. R., Hong, Z. Y., Luo, H. E., Yeh, W. J., Ni, J. C., Chen, C. F., Lin, Y. F., Lo, S. T. & Chao, T. S., 2025, 於: IEEE Transactions on Electron Devices. 72, 4, p. 1756-1762 7 p.研究成果: Article › 同行評審
3 引文 斯高帕斯（Scopus） -
In Situ O2 Plasma-Treated HfO2-ZrO2 Superlattice HZO FeRAMs Exhibiting Enhanced Remnant Polarization and Improved Endurance Performance
Hsieh, D. R., Hong, Z. Y., Yeh, W. J., Ni, J. C., Luo, H. E., Liang, Y. K., Lin, C. H. & Chao, T. S., 2025, 於: IEEE Transactions on Electron Devices. 72, 1, p. 259-265 7 p.研究成果: Article › 同行評審
3 引文 斯高帕斯（Scopus） -
P-Type Poly-Silicon Gate-All-Around Junctionless Nanowire Transistor for Multi-State One-Time Programmable Memory
Chang, C. F., Lu, Z. H., Lo, C., Hsieh, D. R., Zhang, F. S., Tsai, C. Y., Wu, M. L. & Chao, T. S., 1 10月 2025, 於: ECS Journal of Solid State Science and Technology. 14, 10, 105002.研究成果: Article › 同行評審