每年專案
個人檔案
研究專長
系統晶片設計、訊號處理、計算機結構、視訊與影像訊號處理
經歷
2000/01-2004/01 創意電子數位設計部副理
2004/02-迄今 國立交通大學電子工程學系/電子研究所教授
2010/02-2010/08 比利時IMEC訪問學者
教育/學術資格
PhD, 電子工程, National Chiao Tung University
外部位置
指紋
查看啟用 Tian-Sheuan Chang 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 25 已完成
-
-
-
智慧晶片系統與應用人才培育計畫-智慧終端裝置晶片系統與應用聯盟111年度計畫
Chang, T.-S. (PI)
1/08/22 → 31/03/23
研究計畫: Ministry of Education(Include School)
-
-
智慧晶片系統與應用人才培育計畫-智慧終端裝置晶片系統與應用聯盟110年度計畫
Chang, T.-S. (PI)
1/07/21 → 31/07/22
研究計畫: Ministry of Education(Include School)
-
A 71.2-μW Speech Recognition Accelerator with Recurrent Spiking Neural Network
Yang, C. C. & Chang, T. S., 1 7月 2024, 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 71, 7, p. 3203-3213 11 p.研究成果: Article › 同行評審
2 引文 斯高帕斯（Scopus） -
ACNPU: A 4.75TOPS/W 1080P@30FPS Super Resolution Accelerator With Decoupled Asymmetric Convolution
Yang, T. H. & Chang, T. S., 1 2月 2024, 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 71, 2, p. 670-679 10 p.研究成果: Article › 同行評審
開啟存取1 引文 斯高帕斯（Scopus） -
A Low-Power Streaming Speech Enhancement Accelerator for Edge Devices
Wu, C. H. & Chang, T. S., 2024, 於: IEEE Open Journal of Circuits and Systems. 5, p. 128-140 13 p.研究成果: Article › 同行評審
開啟存取1 引文 斯高帕斯（Scopus） -
A Multi-Bit Near-RRAM based Computing Macro with Highly Computing Parallelism for CNN Application
Lin, K. C., Zuo, H., Wang, H. Y., Huang, Y. P., Wu, C. H., Guo, Y. C., Jou, S. J., Hou, T. H. & Chang, T. S., 2024, 2024 Design, Automation and Test in Europe Conference and Exhibition, DATE 2024 - Proceedings. Institute of Electrical and Electronics Engineers Inc., (Proceedings -Design, Automation and Test in Europe, DATE).研究成果: Conference contribution › 同行評審
-
ASC: Adaptive Scale Feature Map Compression for Deep Neural Network
Yao, Y. & Chang, T. S., 1 3月 2024, 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 71, 3, p. 1417-1428 12 p.研究成果: Article › 同行評審
開啟存取1 引文 斯高帕斯（Scopus）