每年專案
個人檔案
研究專長
平面顯示薄膜電晶體元件技術、平面顯示電子電路技術、軟性電子元件技術、感測電子元件、固態電子元件與積體電路製程技術、非揮發性記憶體
經歷
2004/10~2009/07 國立交通大學光電工程學系 副教授
2008/08~2009/07 美國史丹福大學電機工程系 訪問教授
2009/08~2012/07 國立交通大學顯示科技研究所 所長
2009/08~ 迄今 國立交通大學光電工程學系 教授
2011/02/01~2012/07/31 國立交通大學光電工程系 代理系主任
2012/08~2015/07 國立交通大學光電工程系 系主任
教育/學術資格
PhD, 電子, National Yang Ming Chiao Tung University
外部位置
指紋
查看啟用 Po-Tsun Liu 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 27 已完成
-
可應用於全屏幕高解析度指紋辨識之光感測薄膜電晶體元件與關鍵讀取放大電路技術
Liu, P.-T. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
前瞻單晶片三維多層級堆疊之高密度積體電路關鍵技術開發(2/2)
Liu, P.-T. (PI)
1/05/22 → 30/04/23
研究計畫: Other Government Ministry Institute
-
應用於超高解析度 VR/AR 之近眼顯示關鍵技術(2/2)
Liu, P.-T. (PI)
1/05/22 → 30/04/23
研究計畫: Other Government Ministry Institute
-
可應用於全屏幕高解析度指紋辨識之光感測薄膜電晶體元件與關鍵讀取放大電路技術
Liu, P.-T. (PI)
1/08/21 → 31/07/22
研究計畫: Other Government Ministry Institute
-
前瞻單晶片三維多層級堆疊之高密度積體電路關鍵技術開發(1/2)
Liu, P.-T. (PI)
1/05/21 → 31/07/22
研究計畫: Other Government Ministry Institute
-
Enhanced Performance for SiGe/Si Gate-All-Around Field-Effect-Transistor with Ge Condensation Using Supercritical Fluid Treatment
Chen, W. R., Ruan, D. B., Chang-Liao, K. S., Wang, H. Y., Luo, G. L., Chiu, Y. C., Kuan, T. K. & Liu, P. T., 2023, 2023 Silicon Nanoelectronics Workshop, SNW 2023. Institute of Electrical and Electronics Engineers Inc., p. 25-26 2 p. (2023 Silicon Nanoelectronics Workshop, SNW 2023).研究成果: Conference contribution › 同行評審
1 引文 斯高帕斯（Scopus） -
Heterogeneous Integration of Atomically-Thin Indium Tungsten Oxide Transistors for Low-Power 3D Monolithic Complementary Inverter
Li, Z. H., Chiang, T. C., Kuo, P. Y., Tu, C. H., Kuo, Y. & Liu, P. T., 24 3月 2023, 於: Advanced Science. 10, 9, 2205481.研究成果: Article › 同行評審
開啟存取7 引文 斯高帕斯（Scopus） -
Highly reliable a-Si:H gate driver on array with complementary double-sided noise-eliminating and dual voltage levels for TFT-LCD applications
Zheng, G. T., Liu, P. T., Chen, J. L. & Li, C. H., 11月 2023, 於: Journal of the Society for Information Display. 31, 11, p. 638-650 13 p.研究成果: Article › 同行評審
2 引文 斯高帕斯（Scopus） -
High Performance Ge FinFET CMOS Invertor with ION=2.0 mA/ m at VOV=1V,S.S.=64 mV/dec,ION/IOFF=2.5 106, and Voltage Gain=90 V/V by Using High Pressure Supercritical Fluid Hydroxide Oxidation
Wu, C. Y., Ruan, D. B., Chang-Liao, K. S., Lee, Y. J., Chiu, Y. C., Liu, C. W., Liu, G. T., Kuo, B. L., Yang, K. C., Li, C. H. & Liu, P. T., 2023, 2023 Silicon Nanoelectronics Workshop, SNW 2023. Institute of Electrical and Electronics Engineers Inc., p. 23-24 2 p. (2023 Silicon Nanoelectronics Workshop, SNW 2023).研究成果: Conference contribution › 同行評審
-
Indium Zinc Oxide Nanosheet Transistor with 2 nm Channel Thickness for Monolithic Three-Dimensional Integrated Circuit
Li, Z. H., Chiang, T. C., Chen, Y. C., Lee, H. H., Tsai, Y. T. & Liu, P. T., 1 8月 2023, 於: Ieee Electron Device Letters. 44, 8, p. 1312-1315 4 p.研究成果: Article › 同行評審
5 引文 斯高帕斯（Scopus）