每年專案
個人檔案
研究專長
數位積體電路設計,記憶體電路及記憶體系統設計,人工智慧加速電路, 三維電路設計
教育/學術資格
PhD, 電子工程, 國立陽明交通大學
外部位置
指紋
查看啟用 Po-Tsang Huang 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 8 已完成
-
利用記憶體內運算及三維記憶體電路實現精度可調深度神經網路
Huang, P.-T. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
教育部智慧晶片系統與應用人才培育計畫--111年度智慧晶片系統與應用跨校教學聯盟計畫-模組教材發展計畫-近記憶體運算及記憶體內運算電路設計
Huang, P.-T. (PI)
1/04/22 → 31/03/23
研究計畫: Ministry of Education(Include School)
-
利用記憶體內運算及三維記憶體電路實現精度可調深度神經網路
Huang, P.-T. (PI)
1/08/21 → 31/07/22
研究計畫: Other Government Ministry Institute
-
教育部智慧晶片系統與應用人才培育計畫--110年度智慧晶片系統與應用跨校教學聯盟-模組教材發展計畫-近記憶體運算及記憶體內運算電路設計
Huang, P.-T. (PI)
1/07/21 → 31/03/22
研究計畫: Ministry of Education(Include School)
-
利用記憶體內運算及三維記憶體電路實現精度可調深度神經網路
Huang, P.-T. (PI)
1/08/20 → 31/07/21
研究計畫: Other Government Ministry Institute
-
A 28nm Energy-Area-Efficient Row-based pipelined Training Accelerator with Mixed FXP4/FP16 for On-Device Transfer Learning
Lu, W., Pei, H. H., Yu, J. R., Chen, H. M. & Huang, P. T., 2024, ISCAS 2024 - IEEE International Symposium on Circuits and Systems. Institute of Electrical and Electronics Engineers Inc., (Proceedings - IEEE International Symposium on Circuits and Systems).研究成果: Conference contribution › 同行評審
-
Advancements in single-crystal silicon with elevated-laser-liquid-phase-epitaxy (ELLPE) for monolithic 3D ICs
Shih, B. J., Pan, Y. M., Chung, H. T., Lin, N. C., Yang, C. C., Huang, P. T., Cheng, H. C., Shen, C. H., Shieh, J. M., Wu, W. F., Chen, K. N. & Hu, C., 1 4月 2024, 於: Japanese journal of applied physics. 63, 4, 04SP30.研究成果: Article › 同行評審
開啟存取 -
Energy-Efficient Sparse FFT and Compressed Transpose Memory for mmWave FMCW Radar Sensor System
Harishore Singh, T., Huang, P. T., Kao, K. S., Cheng, C. S., Wen, K. A. & Wang, L. C., 2024, 於: IEEE Transactions on Instrumentation and Measurement. 73, p. 1-11 11 p., 8503611.研究成果: Article › 同行評審
2 引文 斯高帕斯（Scopus） -
A New Approach for Reconfigurable Multifunction Logic-in-Memory Using Complementary Ferroelectric-FET (CFeFET)
Huang, Y. Y., Huang, P. T., Lee, P. Y. & Su, P., 1 8月 2023, 於: IEEE Transactions on Electron Devices. 70, 8, p. 4497-4500 4 p.研究成果: Article › 同行評審
1 引文 斯高帕斯（Scopus） -
Novel Complementary FeFET- based Lookup Table and Routing Switch Design and their Applications in Energy/Area-Efficient FPGA
Huang, Y. Y., Huang, P. T., Lee, P. Y. & Su, P., 2023, 7th IEEE Electron Devices Technology and Manufacturing Conference: Strengthen the Global Semiconductor Research Collaboration After the Covid-19 Pandemic, EDTM 2023. Institute of Electrical and Electronics Engineers Inc., (7th IEEE Electron Devices Technology and Manufacturing Conference: Strengthen the Global Semiconductor Research Collaboration After the Covid-19 Pandemic, EDTM 2023).研究成果: Conference contribution › 同行評審
1 引文 斯高帕斯（Scopus）