每年專案
個人檔案
研究專長
矽奈米電子、半導體元件物理、元件模型及設計
經歷
2003/08~迄今 國立交通大學電子工程學系/電子研究所教授
教育/學術資格
PhD, 電機工程, University of California, Berkeley
外部位置
指紋
查看啟用 Pin Su 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
網路
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
-
-
次奈米節點鐵電電晶體關鍵技術：鐵電反鐵電材料與物理,低能耗邏輯與記憶體元件及其高效能運算(2/2)
1/05/22 → 30/04/23
研究計畫: Other Government Ministry Institute
-
-
次奈米節點鐵電電晶體關鍵技術：鐵電反鐵電材料與物理, 低能耗邏輯與記憶體元件及其高效能運算(1/2)
1/05/21 → 30/04/22
研究計畫: Other Government Ministry Institute
-
-
A Tall Gate Stem GaN HEMT with Improved Power Density and Efficiency at Ka-Band
Lee, P. H., Lin, Y. C., Hsu, H. T., Tsao, Y. F., Dee, C. F., Su, P. & Chang, E. Y., 2023, (Accepted/In press) 於: IEEE Journal of the Electron Devices Society. p. 1 1 p.研究成果: Article › 同行評審
開啟存取 -
An Alternative Way for Reconfigurable Logic-in-Memory with Ferroelectric FET
You, W. X., Huang, B. K. & Su, P., 1 1月 2022, 於: IEEE Transactions on Electron Devices. 69, 1, p. 444-446 3 p.研究成果: Article › 同行評審
4 引文 斯高帕斯（Scopus） -
Comparison of 2-D MoS2and Si Ferroelectric FET Nonvolatile Memories Considering the Trapped-Charge-Induced Variability
Liu, Y. S. & Su, P., 1 5月 2022, 於: IEEE Transactions on Electron Devices. 69, 5, p. 2738-2740 3 p.研究成果: Article › 同行評審
1 引文 斯高帕斯（Scopus） -
Design Space Exploration for Scaled FeFET Nonvolatile Memories: High-k Spacer as a Powerful Aid
Liu, Y. S., Huang, Y. Y. & Su, P., 2022, 6th IEEE Electron Devices Technology and Manufacturing Conference, EDTM 2022. Institute of Electrical and Electronics Engineers Inc., p. 70-72 3 p. (6th IEEE Electron Devices Technology and Manufacturing Conference, EDTM 2022).研究成果: Conference contribution › 同行評審
-
Improving the Scalability of Ferroelectric FET Nonvolatile Memories With High-k Spacers
Liu, Y. S. & Su, P., 2022, 於: IEEE Journal of the Electron Devices Society. 10, p. 346-350 5 p.研究成果: Article › 同行評審
開啟存取1 引文 斯高帕斯（Scopus）