每年專案
個人檔案
研究專長
矽奈米電子、半導體元件物理、元件模型及設計
經歷
2003/08~迄今 國立交通大學電子工程學系/電子研究所教授
教育/學術資格
PhD, 電機工程, University of California, Berkeley
外部位置
指紋
查看啟用 Pin Su 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 20 已完成
-
-
次奈米節點鐵電電晶體關鍵技術：鐵電反鐵電材料與物理,低能耗邏輯與記憶體元件及其高效能運算(2/2)
Su, P. (PI)
1/05/22 → 30/04/23
研究計畫: Other Government Ministry Institute
-
-
次奈米節點鐵電電晶體關鍵技術：鐵電反鐵電材料與物理, 低能耗邏輯與記憶體元件及其高效能運算(1/2)
Su, P. (PI)
1/05/21 → 30/04/22
研究計畫: Other Government Ministry Institute
-
-
Analysis and Design of FeFET Synapse with Stacked-Nanosheet Architecture Considering Cycle-to-Cycle Variations for Neuromorphic Applications
Lin, H. L. & Su, P., 2024, 於: IEEE Open Journal of Nanotechnology. 5, p. 17-22 6 p.研究成果: Article › 同行評審
開啟存取 -
Super-Lamination HZO/ZrO2/HZO of Ferroelectric Memcapacitors with Morphotropic Phase Boundary (MPB) for High Capacitive Ratio and Non-Destructive Readout
Lou, Z. F., Chen, B. R., Hsiang, K. Y., Chang, Y. T., Liu, C. H., Tseng, H. C., Liao, H. T., Su, P. & Lee, M. H., 2024, 於: Ieee Electron Device Letters. 45, 12, p. 2355-2358 4 p.研究成果: Article › 同行評審
-
Unleashing Endurance Limits of Emerging Memory: Multi-Level FeRAM Recovery Array Empowered by a Coordinated Inverting Amplifier Circuit
Hsiang, K. Y., Chang, F. S., Lou, Z. F., Aich, A., Senapati, A., Lee, J. Y., Li, Z. X., Chen, J. H., Liu, C. H., Liu, C. W., Maikap, S., Su, P., Hou, T. H. & Lee, M. H., 1 4月 2024, 於: IEEE Transactions on Electron Devices. 71, 4, p. 2708-2713 6 p.研究成果: Article › 同行評審
3 引文 斯高帕斯（Scopus） -
Analysis and Design of Stacked-Nanosheet FeFET Synapse Conductance Response under Identical Pulse Scheme for Neuromorphic Applications
Lin, H. L. & Su, P., 2023, 7th IEEE Electron Devices Technology and Manufacturing Conference: Strengthen the Global Semiconductor Research Collaboration After the Covid-19 Pandemic, EDTM 2023. Institute of Electrical and Electronics Engineers Inc., (7th IEEE Electron Devices Technology and Manufacturing Conference: Strengthen the Global Semiconductor Research Collaboration After the Covid-19 Pandemic, EDTM 2023).研究成果: Conference contribution › 同行評審
1 引文 斯高帕斯（Scopus） -
A New Approach for Reconfigurable Multifunction Logic-in-Memory Using Complementary Ferroelectric-FET (CFeFET)
Huang, Y. Y., Huang, P. T., Lee, P. Y. & Su, P., 1 8月 2023, 於: IEEE Transactions on Electron Devices. 70, 8, p. 4497-4500 4 p.研究成果: Article › 同行評審
4 引文 斯高帕斯（Scopus）