跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
查看斯高帕斯 (Scopus) 概要
柯 明道
教授
國立陽明交通大學
神經調控醫療電子系統研究中心
https://orcid.org/0000-0003-3622-181X
h-index
h10-index
h5-index
7106
引文
37
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
1386
引文
20
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
367
引文
9
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
1991 …
2024
每年研究成果
概覽
指紋
網路
計畫
(40)
研究成果
(629)
獎項
(4)
活動
(2)
類似的個人檔案
(6)
研究成果
每年研究成果
1991
2003
2004
2005
2006
2007
2008
2009
2010
2011
2012
2013
2014
2024
261
Article
234
Conference contribution
47
Conference article
39
Patent
48
更多
34
Paper
5
Editorial
4
Review article
3
Chapter
1
Book
1
Letter
每年研究成果
每年研究成果
4結果
出版年份,標題
(降序)
出版年份,標題
(升序)
標題
類型
篩選
Review article
搜尋結果
2021
From Bioelectronics to Nanobioelectronics: The Biomedical Electronics Translational Research Center [Highlights]
Wu, C.-Y. &
Ker, M.-D.
,
8月 2021
,
於:
IEEE Nanotechnology Magazine.
15
,
4
,
p. 3-6
4 p.
, 9494153.
研究成果
:
Review article
›
同行評審
開啟存取
Bioelectronics
100%
Translational Research
100%
Biomedical Electronics
100%
Electrical Neuromodulation
100%
Neuromodulation
100%
2012
Characterization of SOA in time domain and the improvement techniques for using in high-voltage integrated circuits
Chen, W. Y. &
Ker, M.-D.
,
2012
,
於:
IEEE Transactions on Device and Materials Reliability.
12
,
2
,
p. 382-390
9 p.
, 6151077.
研究成果
:
Review article
›
同行評審
High-voltage Integrated Circuits
100%
Safe Operating Space
100%
Improvement Methods
100%
Time Domain
100%
Operating Area
100%
23
引文 斯高帕斯(Scopus)
2011
Overview on ESD protection designs of low-parasitic capacitance for RF ICs in CMOS technologies
Ker, M.-D.
, Lin, C. Y. & Hsiao, Y. W.,
1 6月 2011
,
於:
IEEE Transactions on Device and Materials Reliability.
11
,
2
,
p. 207-218
12 p.
, 5688227.
研究成果
:
Review article
›
同行評審
CMOS Technology
100%
Electrostatic Discharge (ESD) Protection
100%
Protection Design
100%
Radio-frequency Integrated Circuit (RF IC)
100%
Low Parasitic Capacitance
100%
55
引文 斯高帕斯(Scopus)
2006
Overview and design of mixed-voltage I/O buffers with low-voltage thin-oxide CMOS transistors
Ker, M.-D.
, Chen, S. L. & Tsai, C. S.,
9月 2006
,
於:
IEEE Transactions on Circuits and Systems I: Regular Papers.
53
,
9
,
p. 1934-1945
12 p.
研究成果
:
Review article
›
同行評審
Low Voltage
100%
Mixed-voltage
100%
CMOS Transistor
100%
Thin Oxides
100%
Transistor
100%
55
引文 斯高帕斯(Scopus)