跳至主導覽
跳至搜尋
跳過主要內容
國立陽明交通大學研發優勢分析平台 首頁
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
查看斯高帕斯 (Scopus) 概要
陳 冠能
教授
電子研究所
智慧半導體奈米系統技術研究中心
https://orcid.org/0000-0003-4316-0007
h-index
h10-index
h5-index
4720
引文
37
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
1627
引文
19
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
531
引文
13
h-指數
按照存儲在普爾(Pure)的出版物數量及斯高帕斯(Scopus)引文計算。
2001
2024
每年研究成果
概覽
指紋
網路
計畫
(30)
研究成果
(281)
獎項
(7)
活動
(1)
類似的個人檔案
(6)
研究成果
每年研究成果
2001
2011
2012
2013
2014
2015
2016
2017
2018
2021
2024
123
Article
115
Conference contribution
20
Patent
8
Review article
15
更多
5
Paper
4
Chapter
3
Book
3
Foreword/postscript
每年研究成果
每年研究成果
8結果
出版年份,標題
(降序)
出版年份,標題
(升序)
標題
類型
篩選
Review article
搜尋結果
2023
Cu-Based Thermocompression Bonding and Cu/Dielectric Hybrid Bonding for Three-Dimensional Integrated Circuits (3D ICs) Application
Huang, Y. C., Lin, Y. X., Hsiung, C. K., Hung, T. H. &
Chen, K. N.
,
9月 2023
,
於:
Nanomaterials.
13
,
17
, 2490.
研究成果
:
Review article
›
同行評審
開啟存取
Low Temperature
100%
Dielectric
100%
3D IC
100%
Circuit Application
100%
Hybrid Bonding
100%
8
引文 斯高帕斯(Scopus)
2021
Development of low temperature Cu[sbnd]Cu bonding and hybrid bonding for three-dimensional integrated circuits (3D IC)
Hu, H. W. &
Chen, K. N.
,
12月 2021
,
於:
Microelectronics Reliability.
127
, 114412.
研究成果
:
Review article
›
同行評審
Low Temperature
100%
3D IC
100%
Cu-Cu Bonding
100%
Hybrid Bonding
100%
Low-Temperature
100%
58
引文 斯高帕斯(Scopus)
2018
Low Temperature Cu-Cu Bonding Technology in Three-Dimensional Integration: An Extensive Review
Panigrahy, A. K. &
Chen, K.-N.
,
1 3月 2018
,
於:
Journal of Electronic Packaging, Transactions of the ASME.
140
,
1
,
p. 1-11
11 p.
, 010801.
研究成果
:
Review article
›
同行評審
Low Temperature
100%
Cu-Cu Bonding
100%
Bonding Technology
100%
Three-dimensional Integration
100%
Low-Temperature
100%
91
引文 斯高帕斯(Scopus)
2015
Materials challenges in three-dimensional integrated circuits
Chen, K.-N.
& Tu, K.-N.,
10 3月 2015
,
於:
MRS Bulletin.
40
,
3
,
p. 219-222
4 p.
研究成果
:
Review article
›
同行評審
開啟存取
3D IC
100%
Three Dimensional Integrated Circuits
100%
Electronic Circuit
100%
Two Dimensional
25%
Computing Device
25%
65
引文 斯高帕斯(Scopus)
Vertical interconnects of microbumps in 3D integration
Chen, C.
, Yu, D. &
Chen, K.-N.
,
10 3月 2015
,
於:
MRS Bulletin.
40
,
3
,
p. 257-262
6 p.
研究成果
:
Review article
›
同行評審
開啟存取
3D Integration
100%
Microbump
100%
Vertical Interconnect
100%
Joints (Structural Components)
100%
Interconnects
100%
79
引文 斯高帕斯(Scopus)
2011
Wafer-level three-dimensional integrated circuits (3D IC): Schemes and key technologies
Lai, M. F., Li, S. W., Shih, J. Y. &
Chen, K.-N.
,
1 11月 2011
,
於:
Microelectronic Engineering.
88
,
11
,
p. 3282-3286
5 p.
研究成果
:
Review article
›
同行評審
3D IC
100%
Wafer Level
100%
Three Dimensional Integrated Circuits
100%
Through Silicon via
50%
Wafer
25%
41
引文 斯高帕斯(Scopus)
Wafer-to-wafer alignment for three-dimensional integration: A review
Lee, S. H.,
Chen, K.-N.
& Lu, J. J. Q.,
8月 2011
,
於:
Journal of Microelectromechanical Systems.
20
,
4
,
p. 885-898
14 p.
, 5871667.
研究成果
:
Review article
›
同行評審
Process Control
100%
Microelectromechanical System
100%
Fits and Tolerances
100%
Microelectronics
100%
Comprehensive Review
100%
65
引文 斯高帕斯(Scopus)
2008
Wafer-level 3D integration technology
Koester, S. J., Young, A. M., Yu, R. R., Purushothaman, S.,
Chen, K.-N.
, La Tulipe, D. C., Rana, N., Shi, L., Wordeman, M. R. & Sprogis, E. J.,
2008
,
於:
IBM Journal of Research and Development.
52
,
6
,
p. 583-597
15 p.
研究成果
:
Review article
›
同行評審
Wafer Level
100%
Three-dimensional Integration
100%
Technology Integration
100%
Integration Technology
100%
Integration Scheme
50%
165
引文 斯高帕斯(Scopus)