每年專案
個人檔案
研究專長
三維積體電路(3D IC)、異質整合、先進封裝技術
經歷
2005/05~2009/01 IBM Watson Research Center 研究員
2012/02~迄今 國立交通大學電子工程學系/電子研究所教授
2015~迄今 國立交通大學國際半導體產業學院副院長
教育/學術資格
PhD, 電機工程與資訊科學, Massachusetts Institute of Technology
外部位置
指紋
查看啟用 Kuan-Neng Chen 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 30 已完成
-
無凸塊結構之超薄晶圓堆疊技術實現超高頻寬記憶體與邏輯晶片系統平台
Chen, K.-N. (PI)
1/08/23 → 31/07/24
研究計畫: Other Government Ministry Institute
-
-
無凸塊結構之超薄晶圓堆疊技術實現超高頻寬記憶體與邏輯晶片系統平台
Chen, K.-N. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
三維積體電路與異質整合關鍵技術之低溫快速異質銅接合技術研究與平台開發
Chen, K.-N. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
-
Continuous single-crystal germanium films using elevated-laser-liquid-phase-epitaxy technique for monolithic 3D integration
Pan, Y. M., Chiu, H. Y., Lin, N. C., Chung, H. T., Wang, C. Y., Chen, C. L., Shih, B. J., Yang, C. C., Huang, P. T., Shen, C. H., Sung, P. J., Wu, W. F., Chen, K. N. & Hu, C., 1 4月 2025, 於: Japanese Journal of Applied Physics, Part 1: Regular Papers and Short Notes and Review Papers. 64, 4, 04SP56.研究成果: Article › 同行評審
-
Future novel memory device fabrication, heterogenous integration and packaging innovations
Gan, C. L., Huang, C. Y., Chen, K. N., Badwe, N. U. & Zhang, S., 1月 2025, 於: Materials Science in Semiconductor Processing. 185, 108998.研究成果
-
Low-temperature photo imageable dielectric for redistribution layers in advanced packaging application
Chang, S. P., Chuang, Z. I., Wu, Y. J., Ho, E. M., Huang, Y. C. & Chen, K. N., 2月 2025, 於: Materials Science in Semiconductor Processing. 186, 109083.研究成果: Article › 同行評審
-
Surface characteristics optimization during wafer-level backside silicon removal for SOI wafers in 3D integration
Shih, B. J., Chen, Z. Y., Chang, S. P., Chen, T. Y., Sung, P. J., Lin, N. C., Yang, C. C., Huang, P. T., Cheng, H. C., Li, M. Y., Radu, I. P. & Chen, K. N., 15 4月 2025, 於: Applied Surface Science. 688, 162366.研究成果: Article › 同行評審
1 引文 斯高帕斯（Scopus） -
3DIC with Stacked FinFET, Inter-Level Metal, and Field-Size (25 × 33mm2) Single-Crystalline Si on SiO2 by Elevated-Epi
Shih, B. J., Pan, Y. M., Chung, H. T., Lee, C. L., Hsieh, I. C., Lin, N. C., Yang, C. C., Huang, P. T., Chen, H. M., Wang, C. Y., Chiu, H. Y., Cheng, H. C., Shen, C. H., Wu, W. F., Hou, T. H., Chen, K. N. & Hu, C., 2024, 2024 IEEE Symposium on VLSI Technology and Circuits, VLSI Technology and Circuits 2024. Institute of Electrical and Electronics Engineers Inc., (Digest of Technical Papers - Symposium on VLSI Technology).研究成果: Conference contribution › 同行評審
1 引文 斯高帕斯（Scopus）
獎項
活動
- 1 Invited talk