每年專案
個人檔案
研究專長
類比數位混合式積體電路
經歷
1992 - 迄今，教授，國立交通大學電子工程學系
1988/02 - 1992/2，Member of Technical Staff，美國惠普公司
教育/學術資格
PhD, 電機工程, Stanford University
外部位置
指紋
查看啟用 Jieh-Tsorng Wu 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
-
On Automating Finger-Cap Array Synthesis with Optimal Parasitic Matching for Custom SAR ADC
Chiang, C. Y., Hu, C. L., Lin, M. P. H., Chung, Y. S., Jou, S. J., Wu, J-T., Chiang, S. H. W., Liu, C-N. & Chen, H-M., 16 1月 2023, ASP-DAC 2023 - 28th Asia and South Pacific Design Automation Conference, Proceedings. Institute of Electrical and Electronics Engineers Inc., p. 352-357 6 p. (Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC).研究成果: Conference contribution › 同行評審
開啟存取1 引文 斯高帕斯（Scopus） -
An 8-bit 10-GHz 21-mW Time-Interleaved SAR ADC With Grouped DAC Capacitors and Dual-Path Bootstrapped Switch
Swindlehurst, E., Jensen, H., Petrie, A., Song, Y., Kuan, Y-C., Qu, Y., Chang, M-C., Wu, J-T. & Chiang, S. H. W., 8月 2021, 於: IEEE Journal of Solid-State Circuits. 56, 8, p. 2347 - 2359 13 p.研究成果: Article › 同行評審
8 引文 斯高帕斯（Scopus） -
A 1 V 175 mu W 94.6 dB SNDR 25 kHz Bandwidth Delta-Sigma Modulator Using Segmented Integration Techniques
Liao, S-H. & Wu, J-T., 9月 2019, 於: IEEE Custom Integrated Circuits Conference. 54, 9, p. 2523 - 2531 4 p., 18937250.研究成果: Article › 同行評審
-
A 1-V 175-μ W 94.6-dB SNDR 25-kHz Bandwidth Delta-Sigma Modulator Using Segmented Integration Techniques
Liao, S. H. & Wu, J-T., 9月 2019, 於: IEEE Journal of Solid-State Circuits. 54, 9, p. 2523-2531 9 p., 8765753.研究成果: Article › 同行評審
6 引文 斯高帕斯（Scopus） -
An 8-bit 10-GHz 21-mW Time-Interleaved SAR ADC with Grouped DAC Capacitors and Dual-Path Bootstrapped Switch
Swindlehurst, E., Jensen, H., Petrie, A., Song, Y., Kuan, Y. C., Chang, M. C. F., Wu, J-T. & Chiang, S. H. W., 9月 2019, 於: IEEE Solid-State Circuits Letters. 2, 9, p. 83-86 4 p., 8877924.研究成果: Article › 同行評審
8 引文 斯高帕斯（Scopus）