每年專案
個人檔案
研究專長
計算智慧、資料採礦與機器學習、系統晶片與高效能微處理器驗證與測試
雲端運算：架構與系統開發、深次微米時代電子設計可靠度分析與防護
經歷
2002/6~2006/6 加州大學聖塔芭芭拉分校微處理器測試和驗證實驗室研究生研究員
2002/9~2004/6 加州大學聖塔芭芭拉分校系統單晶片設計和測試實驗室助理研究生
2006/6~2006/12 美國飛思卡爾差異化工具組織實習生
2007~ 迄今 國立交通大學電機系副教授
教育/學術資格
PhD, 計算機工程, University of California, Santa Barbara
外部位置
指紋
查看啟用 Hung-Pin Wen 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 32 已完成
-
考慮老化效應之軟性電子錯誤消除鎖存器(SEM-Latch)設計
Wen, H.-P. (PI)
1/08/22 → 31/07/23
研究計畫: Other Government Ministry Institute
-
提出軟性電子錯誤可復原之D型正反器(SERD-FF)與其組態最佳化演算法(OPAC)以強化電路設計之抗輻射能力
Wen, H.-P. (PI)
1/08/21 → 31/07/22
研究計畫: Other Government Ministry Institute
-
-
-
針對智慧型車用晶片之前瞻性【以資料為驅動力之可靠度與測試方法】研究-子計畫三：為抑制軟性電子延遲與錯誤率應用機器學習強化超大型積體電路設計的抗輻射能力(I)
Wen, H.-P. (PI)
1/08/19 → 31/07/20
研究計畫: Other Government Ministry Institute
-
Designing Radiation-Hardened D Flip-Flop with Reduced Latency and Area Using Filtering Buffer
Wu, N. M. C., Wang, L. P. T., Liang, C. W., Wen, C. H. P. & Chiueh, H.-M., 2025, Proceedings - 2025 IEEE 43rd VLSI Test Symposium, VTS 2025. IEEE Computer Society, (Proceedings of the IEEE VLSI Test Symposium).研究成果: Conference contribution › 同行評審
-
Machine-Learning-Based Ranking of Cell Layout Delay Considering Layout-Dependent Effects
Hsu, Y. R., Liang, A. C. W., Tsai, H. Y., Su, Y. J., Wen, C. H. P. & Huang, H. M., 2025, 於: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 33, 6, p. 1789-1793 5 p.研究成果: Article › 同行評審
-
MAXCell: PPA-Directed Multi-Height Cell Layout Routing Optimization using Anytime MaXSAT with Constraint Learning
Tsai, J. C., Hsu, W. M., Hsieh, Y. T., Li, Y. J., Huang, W., Ho, C. N., Huang, H. M., Yang, J. H., Huang, H. L., Liang, A. C. W. & Wen, C. H. P., 9 4月 2025, Proceedings of the 43rd IEEE/ACM International Conference on Computer-Aided Design, ICCAD 2024. Institute of Electrical and Electronics Engineers Inc., 41. (IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD).研究成果: Conference contribution › 同行評審
-
ResCap: Fast-yet-Accurate Capacitance Extraction for Standard Cell Design by Physics-Guided Machine Learning
Tsai, J. C., Huang, H. M., Hsu, W. M., Lee, P. T., Yang, J. H., Huang, H. L., Su, Y. J. & Wen, C. H. P., 4 3月 2025, ASP-DAC 2025 - 30th Asia and South Pacific Design Automation Conference, Proceedings. Institute of Electrical and Electronics Engineers Inc., p. 1243-1250 8 p. (Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC).研究成果: Conference contribution › 同行評審
-
Assessing the impact of communication delays for Autonomous Intersection Management systems
Wang, M. I. C., Wen, C. H. P. & Chao, H. J., 10月 2024, 於: Vehicular Communications. 49, 100829.研究成果: Article › 同行評審
4 引文 斯高帕斯（Scopus）