Hsie-Chia Chang

查看斯高帕斯 (Scopus) 概要

電話03-5731369
電子郵件hcchangmail.nctu.edutw
網站https://scholar.google.com/citations?user=awyrGaUAAAAJ&hl=en

h-index
h10-index
h5-index

每年研究成果

如果您對這些純文本內容做了任何改變，很快就會看到。

73 Conference contribution
44 Patent
41 Article
9 Paper
更多

9結果

篩選

2013
Adjusted robust Soliton distribution (ARSD) with reshaped ripple size for LT codes
Yen, K. K., Liao, Y. C., Chen, C. L. & Chang, H-C., 1 1月 2013.
研究成果: Paper › 同行評審
4 引文斯高帕斯（Scopus）
2012
A (50,2,4) nonbinary LDPC convolutional code decoder chip over GF(256) in 90nm CMOS
Lin, C. L., Chen, C. L., Chang, H-C. & Lee, C-Y., 1 12月 2012, p. 201-204. 4 p.
研究成果: Paper › 同行評審
1 引文斯高帕斯（Scopus）
A 40 nm 535 Mbps multiple code-rate turbo decoder chip using reciprocal dual trellis
Lin, C. Y., Wong, C. C. & Chang, H-C., 1 12月 2012, p. 197-200. 4 p.
研究成果: Paper › 同行評審
1 引文斯高帕斯（Scopus）
A high-performance elliptic curve cryptographic processor over GF(p) with SPA resistance
Chung, S. C., Lee, J. W., Chang, H-C. & Lee, C-Y., 28 9月 2012, p. 1456-1459. 4 p.
研究成果: Paper › 同行評審
38 引文斯高帕斯（Scopus）
An efficient BCH decoder with 124-bit correctability for multi-channel SSD applications
Tsai, H. Y., Yang, C. H. & Chang, H-C., 1 12月 2012, p. 61-64. 4 p.
研究成果: Paper › 同行評審
6 引文斯高帕斯（Scopus）
Stochastic decoding for LDPC convolutional codes
Lee, X. R., Chen, C. L., Chang, H-C. & Lee, C-Y., 28 9月 2012, p. 2621-2624. 4 p.
研究成果: Paper › 同行評審
3 引文斯高帕斯（Scopus）
2006
A 952MS/S max-log MAP decoder chip using radix-4 × 4 ACS architecture
Tang, C. H., Wong, C. C., Chen, C. L., Lin, C. C. & Chang, H-C., 1 12月 2006, p. 79-82. 4 p.
研究成果: Paper › 同行評審
22 引文斯高帕斯（Scopus）
2004
An universal VLSI architecture for bit-parallel computation in GF(2 m)
Lin, C. C., Chang, F. K., Chang, H-C. & Lee, C-Y., 1 12月 2004, p. 125-128. 4 p.
研究成果: Paper › 同行評審
7 引文斯高帕斯（Scopus）
2000
A (204, 188) reed-solomon decoder using decomposed Euclidean algorithm
Chang, H-C., Cheng, C. Y., Tsai, S. H. & Lee, C-Y., 1 12月 2000, p. 262-265. 4 p.
研究成果: Paper › 同行評審
2 引文斯高帕斯（Scopus）

張 錫嘉

研究成果

搜尋結果

張錫嘉