每年專案
個人檔案
研究專長
元件物理、奈米元件技術、奈米記憶體元件技術、ULSI製程、元件可靠性分析
經歷
1999/09~2005/08 國研院國家奈米元件實驗室副研究員
2005/08~迄今 國立交通大學電子工程學系/電子研究所教授
教育/學術資格
PhD, National Chiao Tung University
外部位置
指紋
查看啟用 Chao-Hsin Chien 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 10 類似的個人檔案
網路
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
-
以原子層沉積技術來製作高品質金屬摻雜於介面層之應用於垂直堆疊式高遷移率鍺通道奈米片電晶體之研究
1/08/20 → 31/07/21
研究計畫: Ministry of Science and Technology
-
-
以原子層沉積技術來製作高品質金屬摻雜於介面層之應用於垂直堆疊式高遷移率鍺通道奈米片電晶體之研究
1/08/22 → 31/07/23
研究計畫: Ministry of Science and Technology
-
以原子層沉積技術來製作高品質金屬摻雜於介面層之應用於垂直堆疊式高遷移率鍺通道奈米片電晶體之研究
1/08/21 → 31/07/22
研究計畫: Ministry of Science and Technology
-
-
High-Accuracy Deep Neural Networks Using a Contralateral-Gated Analog Synapse Composed of Ultrathin MoS nFET and Nonvolatile Charge-Trap Memory
Chung, Y. Y., Cheng, C. C., Chou, Y. C., Chueh, W. C., Chung, W. H., Yu, Z., Hung, T. Y. T., Huang, L. Y., Wang, S. Y., Teng, L. C., Chang, W. H., Li, L. J. & Chien, C. H., 十一月 2020, 於: Ieee Electron Device Letters. 41, 11, p. 1649-1652 4 p., 9206053.研究成果: Article › 同行評審
-
Impact of the Crystal Phase of ZrO on Charge Trapping Memtransistor as Synaptic Device for Neural Network Application
Chou, Y. C., Tsai, C. W., Yi, C. Y., Chung, W. H. & Chien, C. H., 2020, 於: IEEE Journal of the Electron Devices Society. 8, p. 572-576 5 p., 9091548.研究成果: Article › 同行評審
開啟存取 -
Improving Interface State Density of TiN/HfO2/IL Gate Stack on Si0.5Ge0.5by Optimization of Post Metallization Annealing and Oxygen Pressure
Lee, M. C., Lee, W. L., Yu, C. Y., Lin, H. J., Liu, H. H., Zhang, J. L., Wang, S. Y., Chou, C. H., Luo, G. L. & Chien, C. H., 八月 2020, 2020 International Symposium on VLSI Technology, Systems and Applications, VLSI-TSA 2020. Institute of Electrical and Electronics Engineers Inc., p. 102-103 2 p. 9203589. (2020 International Symposium on VLSI Technology, Systems and Applications, VLSI-TSA 2020).研究成果: Conference contribution › 同行評審
-
Improving the Performance of Charge Trapping MemTransistor as Synaptic Device by Ti-doped HfO2
Chou, Y. C., Chung, W. H., Tsai, C. W., Yi, C. Y. & Chien, C. H., 16 十二月 2020, 於: IEEE Journal of the Electron Devices Society. 9, p. 137-143 7 p.研究成果: Article › 同行評審
開啟存取 -
Neuro-Inspired-in-Memory Computing Using Charge-Trapping MemTransistor on Germanium as Synaptic Device
Chou, Y. C., Tsai, C. W., Yi, C. Y., Chung, W. H., Wang, S. Y. & Chien, C-H., 九月 2020, 於: IEEE Transactions on Electron Devices. 67, 9, p. 3605-3609 5 p., 9153812.研究成果: Article › 同行評審