每年專案
個人檔案
研究專長
半導體物理與元件、積體電路製程、電性量測分析
經歷
1992/10~1997/07 工研院電子所身次奈米技術組正工程師
1999/08~迄今 國立交通大學電子工程學系/電子研究所教授
2007/08~2012/07 國立交通大學奈米中心主任
教育/學術資格
PhD
外部位置
指紋
查看啟用 Bing-Yue Tsui 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
網路
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一：碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(2/2)
1/05/21 → 30/04/22
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一：碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(1/2)
1/05/20 → 31/07/21
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一：碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(2/2)
1/05/19 → 30/04/20
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-大型儀器(總計畫)-碳化矽蝕刻系統(碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術)
1/05/18 → 30/04/19
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一：碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(1/2)
1/05/18 → 30/04/19
研究計畫: Ministry of Science and Technology
-
1100 V, 22.9 mΩcm24H-SiC RESURF Lateral Double-Implanted MOSFET with Trench Isolation
Hu, J. W., Jiang, J. Y., Chen, W. C., Huang, C. F., Wu, T-L., Lee, K. Y. & Tsui, B. Y., 十月 2021, 於: IEEE Transactions on Electron Devices. 68, 10, p. 5009-5013 5 p.研究成果: Article › 同行評審
-
High voltage gain 4H-SIC CMOS technology featuring LOCal oxidation of SiC (LOCOSiC) isolation and balanced gate dielectric
Tsui, B. Y., Hung, C. L., Jhuang, Y. R., Huang, Y. T., Cheng, J. C., Lu, F. H., Shih, Y. T., Lee, Y. H., Chen, L. Y., Chuang, F. H. & Li, P. W., 19 四月 2021, VLSI-TSA 2021 - 2021 International Symposium on VLSI Technology, Systems and Applications, Proceedings. Institute of Electrical and Electronics Engineers Inc., 9440126. (VLSI-TSA 2021 - 2021 International Symposium on VLSI Technology, Systems and Applications, Proceedings).研究成果: Conference contribution › 同行評審
-
Time-dependent dielectric breakdown of gate oxide on 4H-SiC with different oxidation processes
Tsui, B. Y., Huang, Y. T., Wu, T-L. & Chien, C. H., 八月 2021, 於: Microelectronics Reliability. 123, 114186.研究成果: Article › 同行評審
-
Degradation Mechanism of Ge N+-P Shallow Junction with Thin GeSn Surface Layer
Tsui, B. Y., Liao, H. H. & Chen, Y. J., 三月 2020, 於: IEEE Transactions on Electron Devices. 67, 3, p. 1120-1125 6 p., 8964438.研究成果: Article › 同行評審
2 引文 斯高帕斯（Scopus） -
Demonstration of CMOS Integration with High-Voltage Double-Implanted MOS in 4H-SiC
Jiang, J. Y., Hung, J. C., Lo, K. M., Huang, C. F., Lee, K. Y. & Tsui, B. Y., 2020, (Accepted/In press) 於: Ieee Electron Device Letters.研究成果: Article › 同行評審